74HC165 est un registre de décalage de charge parallèle de 8 bits sous contrôle d'horloge, les données vers la sortie série (QH). L'entrée parallèle 74h165 à chaque étage se compose de huit entrées de données séparées directement (AH) prises en charge par le décalage latéral de données/lecture (SH / LD) pour activer le bas de gamme. L'appareil 74HC165 interdit également la fonction d'horloge unique (CLK INH) et une sortie série complémentaire (QH).

SN74HC165 caractéristiques

• Large plage de tension de fonctionnement: 2.0 ~ 6.0 V

• Capacité d'entraînement de sortie jusqu'à 10 charges LSTTL

• Faible consommation d'énergie, maximum cic 80μA

• Tpd typique = 13 ns

• 5 V sous le courant d'entraînement est de ± 4 mA

• Faible courant d'entrée, maximum 1μA

• Sortie complémentaire

• La charge directe la plus élevée (données) est entrée

• Entrée d'horloge fermée

• Conversion de données parallèle-série

Paramètres principaux 74HC165

Courant d'entraînement-4/4 mA

Délai de propagation maximum de 30 ns

Autres caractéristiques 74HC165

Niveaux logiques CMOS

Emballage et broche 74HC165

Il y a des milliers de modules donc nous ne pouvons pas tous les lister dans notre magasin.